PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-147426

(43)Date of publication of application: 06.06.1995

(51)Int.Cl.

H01L 31/108 G11C 11/42 H01L 27/15 H01L 29/43

(21)Application number: 05-292318

(71)Applicant: NEC CORP

(22)Date of filing:

24.11.1993


(72)Inventor: FUJIEDA SHINJI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To provide a semiconductor device which has an element that has both light receiving function and storing function by providing an electrode by successively laminating a middle layer formed of a specific compound semiconductor thin film and a metal film on a semiconductor substrate.

CONSTITUTION: An electrode 3 which has a metal/semiconductor structure is formed on a semiconductor substrate 1 as a light receiving and storing element on a semiconductor substrate 1. Then, a compound semiconductor thin film whose stoichiometry ratio is not one, not containing excess element deposition, is inserted between the metal/semiconductor structured electrode 3 and the semiconductor substrate 1 as a middle layer 2. The material of the compound semiconductor to be the middle layer 2 can be the same or different from that of the semiconductor of the substrate 1, and it can be either single crystal or non-single crystal. Thus, a semiconductor device provided with metal/ semiconductor junction that has both light receiving function and storing function is provided.



LEGAL STATUS

[Date of request for examination]

29.03.1994

[Date of sending the examiner's decision of rejection]

08.04.1997

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

開特許公報(4)

(11)特許出顧公開番号

特開平7-147426

(43)公開日 平成7年(1995)6月6日

(51) Int Ca.*	中国间	庁内数理番号	FI	٠			技術表示箇所
H01L 31/108							
G11C 11/42	Д						
H01L 27/15	2	8832-4M					
			Ħ	H01L 31/10		ပ	
		7376-4M		28/82		H	
		をはない。	茶	開水項の数2 OL (全4 頁) 現鉄頁に統	9	全4月	最終頁に据く

机京都港区芝五丁目7番1号 日本電気株 (42年) 机京都港区芝五丁目7番1号 超色 日本電気株式会社 **北京 大海北** 野拔 位外 000004237 共争社内 (11)出版人 (4) 作到人 (72) 発明者 平成5年(1993)11月24日 存置平5-292318 (21) 狂酸物形 (22) 出題日

(54) [発明の名称]

【目的】受光および記憶機能を同時に持つ菓子を有する As簿膜の中間層2を散け、その上にA1電極3を散け [構成] GaAs基板1上にAs過剰Alo.2 Gao.8 **半導体装置を実現する。** (67) [要約]

5. 更にGaAs基板1上にA1電極4を設ける。

2中間層(Alaz Gaga As) -1 GaAs基板 3 單極(44)

【欝水項1】 半導体基板上に化学量臨比が1でなくか つ過剰元素の析出物を含まない化合物半導体薄膜からな る中間層と金属膜を順次積層して構成される電極を備え ていることを特徴とする半導体装置 (特許額水の低阻)

【請求項2】 半導体基板上に化学量論比が1でなくか つ過剰元素の折出物を含まない化合物半導体薄膜からな る中間層と絶縁性薄膜と金属膜とを順次積層して構成さ れる電極を備えていることを特徴とする半導体装置。 [発明の詳細な説明]

00011

【産業上の利用分野】本発明は、半導体装置に関し、 こ配倣機能を有する電極の構造に関するものである。

[0002]

[従来の技術] 光デバイスと電子デバイスを一体化させ た半導体装置 (OEIC) は、光の棒つ並列性を利用し た並列信号処理装置として期待されている。OEICで る。すなわち、入力期間中に個々の受光辮子へ与えられ 並列の光信号を資算処理するには記憶機能が必要であ

た信号内容が何らかの形で記憶されたのち、これを読み とって演算し電気的な出力を行なう。通常、記憶繋子は

炎光素子と別に散けられる。

チと記憶業子の両方を別々に散けることは、OEICの 育集積化には不利である。本発明の目的は、受光と記憶 の機能を同時に持つ繋子を有する半導体装置を提供する [発明が解決しようとする課題] しかしながら、受光業 [0000]

【課題を解決するための手段】第1の発明では、受光・ ことにある。 0004

抗ワイドパンドギャップ半導体を用いても良く、更に中 記憶繋子として、金属/半導体構造の電極を作製し、こ の金属/半導体界面に、化学量鑑比が1 でなくかし過剰 元素の析出物を含まない化合物半導体の確膜を中間層と して挿入する。第2の発明では、中間層と金属とを絶録 生碑殿で分離する。ここで、中間層となる化合物半導体 の材料は、基板半導体と同じ材料でも異なる材料でも良 く、また、単結晶でも非単結晶でも良い。 絶縁性障膜の またAlr Gal-r As, Inr Gal-r Pや他の高抵 対科には、SIOz , SINx , AINや色の絶縁体、 **削層化合物半導体を酸化,強化させて形成した酸化膜、** 蛮化膜でも良い。

【0005】第2の発用の構造は、厳密には金属/絶縁 原/半導体(MIS)構造に当たる。しかし、中間圏内 の欠陥準位が金属との直接トンネリングでキャリアの捕 質ないし放出をせぬよう金属と中間層を分離することが この構造の主旨であり、絶縁性薄膜の抵抗率としてSi Nx やS i Oz なみの1018 ロcmといった高い値はか ならずしも要求されない。

[作用] 発光アバイス、停に発光ダイオードの材料が化 **哈物半導体に限られることから、0E1Cの材料には化** 合物半導体が主に用いられる。本第1の発明で用いる金 易に作製でき集積化に適当な構造である。本発明の化合 サイトガリウムや砒素空孔が多数存在する。また、逆に 空孔が多数存在する。これらの欠陥は、それぞれに特有 配配億機能を劣化させるので、中間層は拆出物を含まな いものとする。第2の発明では、金属と上記中間層とを トリアが金属ヘトンネリングし記憶保持機能が劣化して 国人半導体構造の半導体装置は、化合物半導体で吸む容 **効半導体の中間層には、化学量論比ずれによる欠陥が多** 数含まれる。例えば、G a 過剰なG a A s 中にはアンチ 宍珠過度なG a A s 中にはアンチサイト宍珠やガリウム 捕捉したキャリアを容易に放出しないので、配像機能を **狙わせることができる。析出物は再結合選度を高くし上** 色緑性薄膜で分離する。これは、中間層に捕捉されたキ の電子的単位を持つ。これのの欠陥単位は厳して深く、 しまうのを有効に防ぐためである。 2

【0007】本発明の装置の構造で受光・記憶動作を得 ド構造を作製する。 電極4の材料は電極3の材料と違っ ても良い。第1の電極が準パイアスとなるよう第1,第 2の電極間に電圧を印加しつつ、半導体(GaAs) 基 (書き込み光) を照射して半導体基板1中にキャリアを 8生させ光電流を誘起する。この時、キャリアの一部が めても、単位の深さに応じた時間内では指担状態が十分 5。 すなわち光入力の有無が受光楽子において配憶され たのち読み出される。さらに、金属/半導体(電極3と すなわち、ある時間内に個々の記憶装置に与えられた入 るには、図1,図2に示すように、中間層2とA13あ るいは中間層2とSiNr 膜5とAl3を第1の電極と し、第2の金属(A I) 配極4を設けてMSMダイオー 板1のパンドギャップよりエネルギーの大きなパルス光 中間層2内の単位に補捉される。光照射・亀田印加をや 保持される。信号の読みだしには光を照射して欠陥準位 からキャリアを放出させれば良く、この時電極関に電視 中間層2)後合,あるいは中間層2とSIN* 膜5と塩 ることにより、これら個々の被合電極に入力した蓄積電 氦3との接合を有する電極を複数と、電極4を1つ股け 荷の和を電極4での電流値から読みとることができる。 が生ずる。この放出気荷量は香き込みの有無に対応す 力信号の和液算が可能になる。 30 \$

[奥施例] 次に本発明を図面を用いて説明する。図1は **本発用の第1の実施例の節画図である。** [0008]

の上にAlからなる電極3を積層する。As過剰AlG EにAs過剰A10.2 Gao.8 As海販の中間層2, そ [0009] 図1において、 (100) GaAs基板1 a A s 中間層 2 は、A s / (G s + A 1) ピーム比を 1 0, 基板温度を200℃, 成長速度を0.8μm/時と するMBE(分子級エピタキシー)法で成長させ、厚さ

-2-

[0000]

+

BEST AVAILABLE COPY

識別配号 庁内整理番号

ഥ

技術表示箇所

レロントページの結め

H01L 29/43

(51) Int. Cl. 6

年間平7-147426

ල

を0.5~10nmとする。成長後、表面結晶性向上の

ためAs4 を服針しながら450℃で5分間熱処理す る。これにより、微度約101gcm-3の、伝導符下0. 7~0.9eVのAsアンチサイト欠陥単位を拵し中間 層2が形成される。この上に室温でA1膜をMBE成長 させたのち、このAI膜を通常のリングラフィにより盤 【0010】尚、基板や中間層及び電極を他の材料から

同様のA 8過剰A 10.1 G 80.8 A 8の中間層 2を形成 後、SiNx 膜5を厚さ0、5~3nmスパッタ禁着さ [0013] 図2は本発明の第2の実施例の断面図であ る。図2において、GaAs基板1上に第1の実施例と

整形して、中間層2AとA1電極3Aが分離された第1 の電極を作製したのち、SiNr 膜5を含まない第2の 【0014】このように第2の実施例では、絶縁性導膜 A1電極4Aを形成する。

構成しても同じ配憶機能を有するダイオードを形成する

型し電極3,4とすればMSMダイオードが得られる。

【0011】第1の適用例としては図1において、(1 00) GaAs基板1上にGa過剰GaAs障膜の中間 る配幅を積層する。 室屋でGaAs基板1の表面にAr

ことができる。図1を用いて適用例を説明する。

層をAェイオン服射法で形成後、その上にTiNからな イオンや加級電用50~100Vで1×1016cm-1照

せ絶縁性障膜を形成したのち、AIを落着する。これを

スし電流を光照射により移起する者を込み過程での中間 中国層2A内の準位にキャリアが補捉される割合が増加 する。また、春き込み後酷み込みまでに生じうるキャリ **ア再放出過程のうち、電極3Aへのトンネル過程が阻ま** れる。したがって、本第2の奥施例では第1の実施例に としてSiNx 膜5の挿入により、鬼極3Aを順パイプ 層2Aから電極3Aへのキャリア流入が阻まれるため、 くらく配板保存在が改善される。 2

【発明の効果】以上説明したように本発明によれば、受 光と配位の機能を同時に持つ金属/半導体接合を有する 半導体装置が得られ、OEICの高集積化が可能になる という効果がある。 [0015]

20

をスパッタ森着させる。TiNをリングラフィにより整

型し配価とすればMSMダイオードが得られる。

【0012】第2の適用例としては図1において、(1

0. 6eVのGaアンチナイト欠陥部付を持つ、厚さ1 ~3 n mの中国層が形成される。この上に鉛値でTiN

9、微度1018~1018 cm-3の価配子格上0.4~

射し、基板を450℃で5分関熱処理する。これによ

|図面の簡単な説明|

その上にAlからなる電極を積層する。Ga過剰GaA 8中間層は、A 84 /G a ビーム比を0. 5, 基板温度

00) InP基板上にGa過剰GaAs薄膜の中間層、

【図1】本発明の第1の実施例の斯西図 【図2】本発明の第2の実施例の斯面図

GaAs基板 [符号の説明] 30

5nmとする。成長後、表面結晶性向上のためAs4を

服針させずに450℃で5分間熱処理する。これによ

9、撤棄約1010cm-3の、価配子帯上0.4~0.

(分子線エピタキシー) 独で成長され、厚さを0. 5~

を200℃, 成長速度を0.8 μm/時とするMBE

e V の C a アンチサイト欠路都位を称う C a A s 中間路 が形成される。この上に室温でAIをMBE成長させリ ソグラフィにより整型し電極とすればMSMダイオード

[図2]

5

+

BEST AVAILABLE